查看会员资料

用 户 名：磊

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. SATA_Verification_IP-SystemVerilog

    0下载量：
  2. SATA Verification IP - SystemVerilog,是使用FPGA做的sata接口部分，是一篇文档-SATA Verification IP- SystemVerilog, is to use FPGA to do sata interface part, is a document

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-12
    • 文件大小：403456

源码中国 www.ymcn.org