查看会员资料

用 户 名：G***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. statemachine

    0下载量：
  2. RTL级verilog代码 用状态机实现 将输入数据写入16位寄存器，输出其除以7所得的余数（4位）-RTL-lever verilog code Using FSM to realize the following function:input the data into a 16bit register, divide it by 7, and output the 4-bit remainder

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-19
    • 文件大小：1024

源码中国 www.ymcn.org