查看会员资料

用 户 名：dream******

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Timer

    0下载量：
  2. 嵌入式系统的单片集成定时器的Verilog实现。可实现多种配置模式，可作为通用的定时器设计模板-This is a standed timer for an SOC design.It can realize multible function need to design an micro process circut

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-07
    • 文件大小：5120

源码中国 www.ymcn.org