查看会员资料

用 户 名:刘**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Verilog-HDLTOP-DOWN

    0下载量:
  2. 用Verilog HDL的建模来设计一个经简化的只有八条指令、字长为一字节的RISC中央处理单元(CPU)的顶层设计。-Modeling with the Verilog HDL to design a simplified and only eight instructions, word length is a byte RISC central processing unit (CPU) of the top-level design.
  3. 所属分类:VHDL编程

    • 发布日期:2025-07-14
    • 文件大小:43008

源码中国 www.ymcn.org