查看会员资料

用 户 名:宙**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. verilog_frenqucy_div

    0下载量:
  2. 使用verilog语言实现任意分频的设计,各位verilog学习者或者IC设计验证人员可以参考。-Verilog language use the design of any frequency, you verilog learners or who can refer to IC design verification.
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-30
    • 文件大小:6144

源码中国 www.ymcn.org