查看会员资料

用 户 名：小*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. dpll

    0下载量：
  2. 本工程为锁相环，采用全数字系统设计，输出频率在10M~100M之间！可改进。-This project is phase-locked loop, all-digital system design, the output frequency between the 10M ~ 100M! Can be improved.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：437248

源码中国 www.ymcn.org