查看会员资料

用 户 名:l**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. FPGA-clock

    0下载量:
  2. 介 绍了为PET(正电子发射断层扫描仪)的前端电子学模块提供时间基准而设计的一种新型高频时钟扇出电路。-Introduced for PET (positron emission tomography) of the front-end electronics module is designed to provide time for a new benchmark high-frequency clock fan-out circuit.
  3. 所属分类:VHDL编程

    • 发布日期:2025-07-21
    • 文件大小:49152

源码中国 www.ymcn.org