查看会员资料

用 户 名：Ja***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. verilogfile

    4下载量：
  2. 设计一个同步FIFO，该FIFO 深度为16，每个存储单元的宽度为8 位，要求产生FIFO 为 空、满、半满、溢出标志。请采用可综合的代码风格进行编程。-16*8bit fifo

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-30
    • 文件大小：2048

源码中国 www.ymcn.org