查看会员资料

用 户 名：Aa***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. mul_ser12

    0下载量：
  2. 本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。-The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-01
    • 文件大小：305152

源码中国 www.ymcn.org