查看会员资料

用 户 名:林*

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. phase_test

    1下载量:
  2. 基于verilog的鉴相器设计,鉴相器是锁相环的一部分,功能是检测两个时钟是否同步-The phase detector based on verilog design, PLL phase detector is part of function is to test whether the two clock synchronization
  3. 所属分类:VHDL编程

    • 发布日期:2025-07-16
    • 文件大小:1024

源码中国 www.ymcn.org