查看会员资料

用 户 名：张*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. verilogwirereg

    0下载量：
  2. 本文介绍了Verilog硬件描述语言中，wire变量与reg变量的区别，非常经典-This article describes the Verilog hardware descr iption language, wire the difference between the variable and the variable reg, very classic. . .

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-12
    • 文件大小：4096

源码中国 www.ymcn.org