VHDL 在modelsim上进行前仿真，综合仿真以及时序仿真需要文件（以一个简单计数器为例）-On the front in modelsim VHDL simulation, synthesis and timing simulation requires a simulation file (a simple counter example)