查看会员资料

用 户 名：张*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clock_norst

    0下载量：
  2. 时钟显示，verilog 代码，时钟实现没有使用复位信号，带测试文件-Clock display, verilog code, the clock to achieve without the use of a reset signal, with the test file

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-28
    • 文件大小：1024

源码中国 www.ymcn.org