查看会员资料

用 户 名:shis****

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. display_combine

    0下载量:
  2. 这是学生做的Verilog HDL 作业。 是一个数字钟。 有时钟,秒表等功能。 原创。-This is the Verilog HDL students to do the job. Is a digital clock. A clock, stopwatch and other functions. The original.
  3. 所属分类:VHDL编程

    • 发布日期:2025-07-21
    • 文件大小:845824

源码中国 www.ymcn.org