查看会员资料

用 户 名：dong****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. DDR2_test_Virtex5

    0下载量：
  2. 针对于Virtex5 FPGA的DDR2读写测试的完整工程，2颗DDR2芯片的数据总线并接为32位，时钟200MHz-A full project for DDR2 test in Virtex5 FPGA board, with 32 bit data bus and 200MHz clock

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-22
    • 文件大小：13650944

源码中国 www.ymcn.org