查看会员资料

用 户 名：张*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. adder

    0下载量：
  2. 涉及半加器与全加器的电路连线图模块。非语言编写。-FPGA-verilog,full_adder and half_adder.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：203776

源码中国 www.ymcn.org