查看会员资料

用 户 名：马*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. VHDL_counter

    0下载量：
  2. 实验要求：用VHDL语言设计一个16进制加减计数器，计数方向可以由外界输入信号控制，带有清零和置位，输出除了包括计数值外还应包括进位和借位。-Design a VHDL counter

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-21
    • 文件大小：513024

源码中国 www.ymcn.org