查看会员资料

用 户 名：key****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. 4add

    0下载量：
  2. verilog 实现两级流水线加法器 源代码 以及测试代码 adder16_2.v test_adder16_2.v-verilog Implement two pipeline adder source code and test code adder16_2.v test_adder16_2.v

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-21
    • 文件大小：1024

源码中国 www.ymcn.org