查看会员资料

用 户 名:秦*

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. logic

    0下载量:
  2. Verilog HDL逻辑与计算机设计基础实验全部试验报告,包括寄存器,定时器,全加器,同步时序电路,译码器等的实验。-Verilog HDL logic and computer design basic experiment all test reports, including registers, timers, full adder, synchronous sequential circuits, decoders and other experiments.
  3. 所属分类:VHDL编程

    • 发布日期:2025-07-05
    • 文件大小:5666816

源码中国 www.ymcn.org