查看会员资料

用 户 名：黄*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. fenpinqisheji

    0下载量：
  2. 设计的是一个带复位的分频器，输入时钟为60MHz，输出时钟为7.5MHz。经过quartusII仿真过了的-The design is a reset of the divider, the input clock is 60MHz, the output clock is 7.5MHz. After quartusII simulation over the

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-09
    • 文件大小：54272

源码中国 www.ymcn.org