查看会员资料

用 户 名：王*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clk_gen.v

    0下载量：
  2. 时钟发生器，用计数器功能编写的，能更好的潜入模块中,risc-cpu的一部分-clk_gen verilog

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-17
    • 文件大小：3137536

源码中国 www.ymcn.org