查看会员资料

用 户 名：洪*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Timing1111_Symcronization

    0下载量：
  2. 使用Verilog编写的时间同步模块，解决位同步问题，ISE12.2下编译通过-Time synchronization module written in Verilog, bit synchronization issues under ISE12.2 compiled by

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-09
    • 文件大小：258048

源码中国 www.ymcn.org