查看会员资料

用 户 名：chu****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. ander

    0下载量：
  2. FPGA与门源代码，实现功能：将两路输入信号相与，得到结果输出！使用Verilog HDL语言编程-FPGA and gate source code, and function: the two input signals phase and results output! Using the Verilog HDL language programming

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-30
    • 文件大小：644096

源码中国 www.ymcn.org