查看会员资料

用 户 名：李**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. counter

    0下载量：
  2. 用vhdl语言，在QuartusII下，时序逻辑电路设计（带置位的异步可逆（加1或减1）6进制计数器）-With vhdl language, in QuartusII under sequential logic circuit design (set asynchronous reversible (plus or minus) hexa counter)

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-09
    • 文件大小：305152

源码中国 www.ymcn.org