查看会员资料

用 户 名：陈**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. sin_generate

    0下载量：
  2. verilog 实现 dds正弦 函数信号发生器 verilog 实现 dds正弦 函数信号发生器-verilog achieve dds sine function signal generator verilog verilog dds sine function signal generator the dds sine function signal generator

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-23
    • 文件大小：425984

源码中国 www.ymcn.org