查看会员资料

用 户 名：李

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. DDS

    0下载量：
  2. DDS正弦波发生模块 基于verilog语言实现 在cycloneii系列FPGA上经过验证 频率步进1khz 共有256个点-The DDS sine wave module based on verilog language achieve in cycloneii series FPGA proven frequency stepping 1khz 256 points

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-29
    • 文件大小：3008512

源码中国 www.ymcn.org