查看会员资料

用 户 名：唐*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Verilog_div_frequency

    0下载量：
  2. 本文使用实例描述了在 FPGA/CPLD 上使用 Verilog进行分频器设计，主要包括50 占空比的奇数分频. -This article uses the example describes the crossover design using Verilog in FPGA/CPLD, including the 50 duty cycle odd divider

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-08
    • 文件大小：273408

源码中国 www.ymcn.org