查看会员资料

用 户 名：澄**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. a_compare_with_b_vm

    0下载量：
  2. 用Verilog描述了一个比较器,输入a和b，当a>b时，输出为a，反之，输出为b-descr iption a comparator by Verilog , the input a and b, when a> b, the output is a, the other hand, the output is b

  3. 所属分类：VHDL编程

    • 发布日期：2025-09-16
    • 文件大小：1024

源码中国 www.ymcn.org