查看会员资料

用 户 名:张**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. design_2

    0下载量:
  2. 抢答定时器输入端为抢中信号,时钟信号和主持人信号。当主持人信号有效(‘0’)时,时钟信号提供计时,抢中有效之后便开始计时。先将48Mhz时钟分频为1hz的时间信号,当抢中信号有效(‘0’)来临时,将时间到信号(sjd)赋值为无效‘1’,并通过1hz时间信号输出时间显示的七段译码信号:经过一个周期,便将倒计时时间减一,并输出对应时间所示的七段译码值。经过5秒(4,3,…..,0)之后,表示时间到,将时间到信号(sjd)赋值为有效(‘0’)。-Responder timer input is gra
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-10
    • 文件大小:60416

源码中国 www.ymcn.org