查看会员资料

用 户 名：Sol****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. divider

    0下载量：
  2. VERILOG编写的24位除法器代码核，是FPGA或者ASIC设计中的一核心计算模块。-VERILOG written 24 divider code nuclear FPGA or ASIC design in a core module.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-11
    • 文件大小：1024

源码中国 www.ymcn.org