查看会员资料

用 户 名：zhaoro******

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. edg_test_design

    0下载量：
  2. 边沿检测电路的程序，对于学习FPGA的语言非常重要，采用verilog语言编写。-Edge detection circuit program is very important for language learning FPGA using Verilog language.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-08
    • 文件大小：308224

源码中国 www.ymcn.org