查看会员资料
- Email：用户隐藏
- Icq/MSN：qq
- 电话号码：
- Homepage：
- 会员简介：这家伙很懒,什么都没留下!
最新会员发布资源
my_test_rw_pack9
- 基于Verilog HDL的SDRAM控制器。 实验条件： 工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6-SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclon