查看会员资料

用 户 名：阿**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. jianyijiafaqi

    0下载量：
  2. 采用MAX+PlusII工具编辑设计的Verilog程序设计的简易加法器。可实现10以内的加法计算-Using MAX+PlusII tools to edit the design of Verilog design of a simple adder. Can be realized within 10 addition calculation

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-04
    • 文件大小：1090560

源码中国 www.ymcn.org