查看会员资料

用 户 名：王*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. zhengxianbo

    0下载量：
  2. 正弦波发生器，基于verilog语言编写的，不用用DAC模块，直接输出0和1电频，经过RC滤波后就可得到波形-Sine wave generator, based on verilog language, do not use the DAC module, direct output power frequency 0 and 1, RC-filtered waveform obtained after

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-01
    • 文件大小：2087936

源码中国 www.ymcn.org