查看会员资料

用 户 名：黄*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. FPGA_multiplier

    0下载量：
  2. 本源码是用verilog语言编写的FPGA乘法器，可以输入两个8位数据，出输16位结果。-The source code is written in verilog FPGA multiplier, you can enter two 8-bit data, the output 16 results.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-01
    • 文件大小：1024

源码中国 www.ymcn.org