查看会员资料

用 户 名：zhao *****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. sysemdesign

    0下载量：
  2. 利用FPGA对信道传输后的信号进行采样并提取同步锁相的一种实现-The signal channel is sampled and a synchronous phase-locked extraction using FPGA

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：883712

源码中国 www.ymcn.org