查看会员资料

用 户 名：wan****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. include

    0下载量：
  2. c++转verilog，快速进行fpga原型验证，不需要学习verilog，只需要学习c++即可，已经成功应用于某实时系统设计。-c++ translate verilog

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-08
    • 文件大小：769024

源码中国 www.ymcn.org