查看会员资料

用 户 名：李*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. add

    0下载量：
  2. 北京邮电大学VHDL课程作业，基于xilince ISE试验箱开发的，可以做简单的半加器加法-Beijing University of Posts and VHDL course work, based xilince ISE chamber developed, can do simple addition of half-adder

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-24
    • 文件大小：1711104

源码中国 www.ymcn.org