查看会员资料

用 户 名：刘**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. altera_ddr_verilog

    0下载量：
  2. altera的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16，Verilog-The DDR controller source of altera (including simulation and documentation), DDR is mt46v4m16, Verilog

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-23
    • 文件大小：753664

源码中国 www.ymcn.org