查看会员资料

用 户 名：毛*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. half_sub

    0下载量：
  2. 用Verilog语言实现的半加器功能，非常好的例程。-Verilog language implementation with half adder function, very good routine.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-22
    • 文件大小：233472

源码中国 www.ymcn.org