查看会员资料

用 户 名：Y**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Count-clock-synthesis-experiments

    0下载量：
  2. 练习综合设计能力，设计一个含时/分/秒的时钟，并且可以设置、清除、 12/24 小时工作模式切换。-Exercise comprehensive design capabilities, including the design of a time/minutes/seconds of the clock, and you can set, clear, 12/24 hour work mode.

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-17
    • 文件大小：176128

源码中国 www.ymcn.org