查看会员资料

用 户 名：al***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. edasingene

    0下载量：
  2. 基于FPGA的正弦信号发生器的设计，用verilog语言实现，可调整频率和周期。-FPGA design based on sinusoidal signal generator with verilog language, adjust the frequency and period.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-14
    • 文件大小：604160

源码中国 www.ymcn.org