查看会员资料

用 户 名:y***

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. gen_act

    0下载量:
  2. Verilog 语言下的 产生ACTIVE信号代码,即讲一段低电平信号转换为闪烁的信号-ACTIVE signal generated code under the Verilog language that speaks for some low-level signal is converted to a flashing signal
  3. 所属分类:VHDL编程

    • 发布日期:2025-05-29
    • 文件大小:1024

源码中国 www.ymcn.org