查看会员资料

用 户 名：郭**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. regfor24

    0下载量：
  2. 这是一个24小时时钟，整体使用verilogHDL编写，六位数码管显示，分为三个模块，分别为扫频模块，计时显示模块，和顶层模块-it s a clock for 24 hours .use verilogHDL to write the project ,it s easy to understand.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：3644416

源码中国 www.ymcn.org