查看会员资料

用 户 名：李*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clk_div_N

    0下载量：
  2. 程序可以实现时钟的任意偶数分频，使用Verilog语言编写。在quartus ii中得到验证并进行了仿真-Program can be any even divided clock using Verilog language. Been verified in quartus ii and simulation

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-22
    • 文件大小：1024

源码中国 www.ymcn.org