查看会员资料

用 户 名：flyw*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. UART_FPGA

    0下载量：
  2. 可以多波特率设置，奇偶校验可以设置，verilog编写，经过调试成功的串口模块-Baud rate settings can be more, parity can be set, verilog written after the successful commissioning of the serial module

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-24
    • 文件大小：514048

源码中国 www.ymcn.org