fpga verilog 在有些电路中需要时钟切换，比如某个电路支持高速模式和低速模式，在高速模式下系统工作在125M时钟，在低速模式下系统工作在3M时钟，在这样的设计中需要动态的将时钟从高频切换到低频，或者从低频切换到高频，切换过程可能会出现毛刺，是非常危险的，为了避免这个问题，有两种方法： 1、 在时钟切换时，进入复位，只有当切换完成时，复位才结束 2、 采用时钟切换电路。 -fpga verilog Need some clock switching circuit, such