查看会员资料

用 户 名：

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. phase-locked-loop-implementation

    0下载量：
  2. 在FM0数据解码时，利用锁相环生成数据同步时钟信号。文件为锁相环实现。Verilog HDL-When FM0 decoding data using the phase-locked loop generates the data synchronizing clock signal. File for phase-locked loop implementation.Verilog HDL

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-21
    • 文件大小：3072

源码中国 www.ymcn.org