查看会员资料

用 户 名：M**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. FPGA-Vrilog

    0下载量：
  2. 我们课程设计的代码，课设内容是基于FPGA的时间测量和AD模数转换。该代码是用Verilog语言编写的。-Our curriculum design code, class-based content is FPGA-based time measurement and AD analog to digital conversion. The code is written in Verilog language.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-19
    • 文件大小：1024

源码中国 www.ymcn.org