查看会员资料

用 户 名:c**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Synchronous-FIFO-

    0下载量:
  2. 一个用verilog实现的同步fifo设计,压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-20
    • 文件大小:120832

源码中国 www.ymcn.org